Un article sur Verimag dans les actualités Minalogic

Rubriques

• Verimag
  • Membres
  • Publications
  • Outils
  • Thèse en cours
  • Emplois et stages
  • Projets
  • Partenaires
  • Colloques et Conférences
  • Séminaires
  • Documents
• Axes
• Contact
• Plan du site

---

• Acces au Batiment

Actualités

Séminaires

• Séminaires
  • 20 novembre 2024 Chao Huang: Safe reinforcement learning with verification in the loss
  • 28 novembre 2024 Grégoire Bussone: Réduire les copies et l'utilisation mémoire dans les langages synchrones
  • 2 décembre 2024 Thomas Vigouroux: Analyses quantitatives pour les attaquants adaptatifs (Phd)
  • 12 décembre 2024 Lucas Bueri: Tba (Phd)

Nouvelles publications

• Quelques Publications Récentes
  • David Monniaux, Sylvain Boulmé: Chamois: agile development of CompCert extensions for optimization and security
  • Léo Gourdin: Lazy Code Transformations in a Formally Verified Compiler
  • Karine Altisen, Pierre Corbineau, Stéphane Devismes: Certification of an exact worst-case self-stabilization time
  • Sylvain Boulmé: Construire des logiciels fiables

Offres d'emploi et stages

• Offres d'emploi et stages
  • [Master] Implementation of critical applications on multi-core : execution mode analysis to reduce interferences
  • Bourses PERSYVAL de M2
  • [Funded PhD] Annotations de sécurité pour compilateur optimisant formellement vérifié
  • [Funded PhD] Quantitative analysis of software security against adaptive attacks
  • [Master] Adapting Hardware Platforms to a Multi-Core Response Time Analysis Framework
  • [Master] Analyzing fault parameters triggering timing anomalies
  • [Master] Exploration by model-checking of timing anomaly cancellation in a processor
  • [Master] Towards New Frontiers in Multi-Core Response Time Analysis ?
  • [Master]Leakage in presence of an active and adaptive adversary
  • [PostDoc] Implementation of critical applications on multi-core : execution mode analysis to reduce interferences